視頻解碼器的實現一般需要獨立于編碼器。也就是說，解碼器結構必須通用，以處理不同編碼器方案，如單NAL或多NAL實現方案。H.264解碼器涉及串行操作和并行操作，而且一項重要任務是在多個內核DSP間實現高效分配。高效的多核實現架構是可分成眾多串行操作。

　　熵解碼器是一種包含串行操作和局部循環(huán)的功能塊，無法分配給運行在多個內核中的并行任務。即使考慮采用上下文自適應二進制算術編碼(CABAC)等先進技術，熵解碼器的復雜性也低于重組塊。隨著DSP內核功能日益提高，可在單個DSP內核中實現解碼功能。

圖4. H.264解碼器方框圖

　　圖4為一種多核架構，其采用單個DSP內核實現熵解碼，且將重組塊的計算強度更高的任務分配給多個DSP內核。這種數據分配技巧可將任務間通信保持在指定內核上并實現更有效的高速緩存性能。此架構的另一個優(yōu)勢，是具有從SD到HD的可擴展性，同時實現DSP 內核間更均勻的負載均衡�？梢钥紤]采用不同實現方案，如：每內核單行或每內核多列。數據分配還有利于整體時延的最優(yōu)化，因為是采用流水線方式實現解碼，所以只要收到來自相鄰宏塊的數據就能夠執(zhí)行宏塊的解碼。

電子工程專輯